CPU Intel Core i5-6400T
(1)| INTEL |
| |
| AMD |
| |
| TIPO DE SOCKET | 1151 | |
| FAMILIA | INTEL Core I5 | |
| Nº NUCLEOS | 4 | |
| 64 BIT |
| |
| BOX |
| |
Estados inactivos
Los estados inactivos (estados C) se usan para almacenar energía cuando el procesador está inactivo. C0 es el estado de funcionamiento y significa que la CPU realiza un trabajo útil. C1 es el primer estado inactivo, C2 el segundo y así sucesivamente. Cuanto mayor es el número del estado inactivo, más acciones de ahorro de energía se llevan a cabo.
Tecnología Intel SpeedStep® mejorada
La tecnología Intel SpeedStep® mejorada es una forma avanzada de posibilitar elevados niveles de rendimiento y responder a las necesidades de ahorro de energía de los sistemas portátiles. La tecnología Intel SpeedStep® convencional alterna voltaje y frecuencia entre niveles altos y bajos en respuesta a la carga del procesador. La tecnología Intel SpeedStep® mejorada se construye sobre una arquitectura que utiliza estrategias de diseño como la separación entre los cambios de frecuencia y voltaje, y la recuperación y la partición de reloj.
Tecnologías de monitorización térmica
Las tecnologías de monitorización térmica protegen el paquete del procesador y el sistema de un fallo en la temperatura mediante varias funciones de gestión térmica. Un sensor térmico digital (DTS) interno detecta la temperatura del núcleo y las funciones de gestión térmica reducen el consumo de energía del paquete y, por tanto, la temperatura cuando es necesario, a fin de permanecer dentro de los límites de funcionamiento normales
Especificaciones
| Tipo | CPU / microprocesador |
| Segmento de mercado | Escritorio |
| Familia | |
| Número de modelo | |
| Frecuencia | 2200 MHz |
| frecuencia turbo | 2800 MHz (1 núcleo) 2700 MHz (2 núcleos) 2500 MHz (3 o 4 núcleos) |
| Velocidad del bus | 8 GT / s DMI |
| Multiplicador de reloj | 22 |
| Paquete | 1151-tierra Matriz Flip-Chip de Land Grid |
| Enchufe | Socket 1151 / H4 / LGA1151 |
| tamaño | 1,48 "x 1,48" / 3,75 cm x 3,75 cm |
| números S-spec | |
| Arquitectura / microarquitectura | |
| microarquitectura | Skylake |
| Núcleo del procesador | Skylake-S |
| Escalonamiento Core | R0 (SR2BS, SR2L1) |
| CPUID | 506E3 (SR2BS, SR2L1) |
| Proceso de manufactura | 0,014 micras |
| Amplitud de datos | 64 bits |
| El número de núcleos de CPU | 4 |
| El número de hilos | 4 |
| Unidad de coma flotante | Integrado |
| Nivel 1 tamaño de caché | 4 x 32 KB de 8 vías establecidas cachés de instrucciones asociativos 4 x 32 KB de 8 vías establecen los cachés de datos asociativos |
| Nivel 2 tamaño de la caché | 4 x 256 KB de 4 vías establece cachés asociativas |
| Nivel 3 Tamaño del caché | 6 MB de 12 vías establecer caché asociativa compartida |
| Memoria física | 64 GB |
| multiprocesamiento | monoprocesador |
| Caracteristicas |
|
| características de baja potencia | Enhanced SpeedStep technology |
| periféricos / componentes integrados | |
| controlador de pantalla | 3 pantallas |
| Gráficos integrados | Tipo GPU: HD 530 microarquitectura: Gen 9 Frecuencia base (MHz): 350 Frecuencia máxima (MHz): 950 |
| controlador de memoria | El número de controladores: 1 Los canales de memoria: 2 Memoria soportada: DDR3L-1333, DDR3L-1600, DDR4-1866, DDR4-2133 DIMM por canal: 2 Ancho de banda máximo de memoria (GB / s): 34,1 |
| otros periféricos |
|
| Parámetros eléctricos / térmicos | |
| Thermal Design Power | 35 Wat |
Para consultas sobre el artículo, use nuestro sistema de tickets.
![[Valid RSS]](themes/xtremmedia/valid-rss-rogers.png "Validate my RSS feed")
